數字示波器的硬件設計 信息來源:http://www.365zhanlan.com

　　 系統硬件總體框圖 

　　系統硬件總體框圖如圖1所示，主要由STM32控制單元，信號輸入阻抗匹配單元，信號調理單元，A/D采樣與FIFO存儲單元，時鐘單元，TFT顯示單元等組成。輸入信號經阻抗匹配后，送入信號調理單元，將信號的幅度放大或衰減到適合A/D采樣的范圍內，A/D采樣單元對幅度為2VPP的信號進行A/D采樣，并將采樣結果存入FIFO單元中。CPU從FIFO中讀存數據并進行內插運算，然后根據用戶通過鍵盤輸入的指令將信號波形顯示在TFT液晶屏上。另外，CPU還可以將數據通過RS232接口上傳給上位機，或進行打印等處理。

　　 輸入阻抗匹配電路

　　對于低速數據采集，由于信號反射對信號的傳輸過程影響微乎其微，所以低速數據采集系統良好的高阻抗性能，對提高系統的測量度有很大的意義。本設計中采用電壓跟隨器實現阻抗變換，數據采集阻抗變換電路的設計方案如圖2所示，其輸入阻抗為10MΩ。

　　 信號調理電路

　　信號調理電路主要采用具有可變增益的數字程控放大器AD8260。AD8260是AD公司生產的一款大電流驅動器及低噪聲數字可編程可變增益放大器。該器件增益調節范圍為-6dB～+24dB，可調增益的-3dB帶寬為230MHz，可采取單電源或雙電源供電。主要用于數字控制自動增益 

　　系統、收發信號處理等領域。本設計主要使用其數字控制自動增益功能。AD8260內部的數字程控增益功能框圖如圖3所示。經阻抗匹配后的信號可直接輸入AD8260的17、18腳，經AD8260內部前端放大器6dB的固定增益放大，-30dB程控衰減以及末級放大器18dB固定增益放大后，由7和8腳輸出。第11、12、13、14腳為四位數字控制信號(D0、D1、D2、D3)，與STM32的I/O口直接連接，實現增益控制。表3給出了AD8260增益調節真值表。 信息來源:www.365zhanlan.com

　　 /D和FIFO電路 信息來源:http://365zhanlan.com

　　在數據采集電路設計中，選用BB公司的8位高速AD轉換器ADS830E，zui高采樣頻率為60MSa/s，zui低采樣頻率為10kSa/s。8位轉換精度的顯示分辨率為256格，能夠滿足所選用分辨率為640*480的TFT顯示模塊。FIFO存儲器采用IDT7204高速緩存，其緩存深度達1024K。FIFO存儲器是一種雙口的SRAM，沒有地址線，隨著寫入或讀取信號對數據地址指針進行遞加或遞減，來實現尋址。

　　2.5時鐘電路

　　時鐘產生電路為AD轉換器提供一系列的采樣時鐘信號，共有8種頻率，分別對應著不同的水平掃速。時鐘產生電路主要由高穩定度的溫補晶振，分頻器74LS390，多路選擇器74F151以及分頻器74F74觸發器構成。基準時鐘信號由一塊60MHz的溫度補償型有源晶體模塊提供，輸出的60MHz信號經過分頻器的多次分頻得到8種不同的頻率，然后送入多路選擇器74F151。STM32通過對74F151的三根選通信號線進行控制來選擇所需的采樣頻率。另外，中央控制器采用STM32處理器，主頻設為80MHz。顯示器采用分辨率為640*480的TFT顯示模塊，與STM32之間采用SPI接口。與其它上位機通信采用RS232口。

　　3、系統軟件設計

　　系統軟件設計采用模塊化設計方法，整個程序主要由初始化程序、人機交互菜單程序、鍵盤掃描程序、觸發程序、顯示程序和數據采集及頻率控制程序組成。系統軟件的流程圖如圖4所示。 

　　   實驗測試 

　　在實驗室對研制的樣品機進行了測試實驗，圖5和圖6分別顯示了頻率為16.2kHz和1kHz的方波信號。由測試數據分析可得：垂直靈敏度滿足要求，電壓測量誤差≤5%，輸入端輸入阻抗大于2MΩ，實驗結果達到了設計要求。

　　 結束語

　　近年來，隨著國內電子信息產業和電子技術的不斷發展，催生了龐大的數字示波器市場需求。數字示波器在信號顯示，處理以及帶寬等方面比傳統模擬示波器更有優勢，因此數字示波器是今后示波器發展的重要方向。本文采用STM32高性能ARM處理器作為核心控制芯片，能夠滿足TFT彩色波形顯示，數字插值算法處理等。通過采用高速AD和FIFO器件，實現了高采樣率，寬頻帶的技術要求。實驗室測試結果表明本文的設計是正確的，各項指標均達到設計要求。